Domino logic and Zipper logic
Domino logic and Zipper logic
Domino logic: In dynamic logic, a retardant arises when cascading one gate to subsequent. The precharge "1" state of the primary gate may cause the second gate to discharge prematurely before the primary gate has reached its correct state. This uses up the "precharge" of the second gate, which can't be restored until the subsequent clock cycle, so there's no recovery from this error.
The Simplest solution of this problem is to add a static inverter at the output of the dynamic logic stage.
In the precharge stage (When φ=0) F1′=VDD and F1=0
In evaluation stage (When φ=1) there are two possibilities
- F1′ can make a 1→0 transition
- Remain high
ডমিনো যুক্তি: গতিশীল যুক্তিতে, একটি সমস্যা দেখা দেয় যখন একটি গেট পরের গেটের সাথে ক্যাসকেড করে। প্রথম গেটের প্রিচার্জ "1" অবস্থা প্রথম গেটের সঠিক অবস্থায় পৌঁছানোর আগেই দ্বিতীয় গেটটির ডিসচার্জ শুরু হয় ।আর ডাইনামিক লজিক দ্বিতীয় গেটের "প্রিচার্জ" ব্যবহার করে কাজ করে, যা পরবর্তী ক্লক সাইকেল পর্যন্ত পুনরুদ্ধার করা যাবে না, তাই এই ত্রুটি থেকে কোন পুনরুদ্ধার নেই।
এই সমস্যার সহজ সমাধান হল ডায়নামিক লজিক পর্যায়ে আউটপুটে একটি স্ট্যাটিক ইনভার্টার যোগ করা।
প্রিচার্জ পর্যায়ে (যখন φ = 0) F1 ′ = VDD এবং F1 = 0
মূল্যায়ন পর্যায়ে (যখন φ = 1) দুটি সম্ভাবনা আছে
- F1 ′ 1 → 0 রূপান্তর করতে পারে
- হাই থাকে
Domino logic and Zipper logic
Zipper logic
Zipper CMOS logic is a scheme for improving charge leakage and charge sharing problems. Pre-charge transistors receive a slightly modified clock where the clock pulse (during pre-charge off time) holds the precharge transistor at weak conduction in order to provide a trickle pre-charge current during the evaluation phase.
PMOS pre-charge transistor gates are held at (VDD - |Vtp|)
NMOS pre-charge transistor gates are held at Vtn above GND.
জিপার লজিক
জিপার CMOS লজিক চার্জ লিকেজ এবং চার্জ শেয়ারিং সমস্যার উন্নতির জন্য একটি স্কিম। প্রি-চার্জ ট্রানজিস্টর একটি সামান্য পরিবর্তিত ক্লোক পায় যেখানে ক্লোক পালস (প্রি-চার্জ অফ টাইমের সময়) প্রিচার্জ ট্রানজিস্টরকে দুর্বল কন্ডাকশনে ধারণ করে যাতে মূল্যায়নের সময় একটি ট্রিকল প্রি-চার্জ কারেন্ট প্রদান করে।
PMOS প্রি -চার্জ ট্রানজিস্টার গেটগুলি (VDD - |Vtp|) তে ঘটে।
NMOS প্রি-চার্জ ট্রানজিস্টার গেট GND এর উপরে Vtn তে ঘটে ।
Domino logic and Zipper logic
.png)
Post Comment